在上一篇揭秘 MCU 如何精準『算』出交流電壓的有效值(RMS)？主要說明數位要如何計算類比信號，接著我們要來論討硬體電路要如何設計？將將交流電壓轉換到MCU可以讀取的信號。
Step 1：計算縮放比例（衰減倍率）
根據電路圖，可以看到這是一個典型的差動放大器（Differential Amplifier)架構。
- 高壓側電阻Rin：由三個 10MΩ 電阻串聯而成（R1, R2, R3 或 R5, R6, R7），總阻抗為 30MΩ。
- 回授與參考電阻（Rf）：R4 與 R8 均為 100kΩ。
增益（Gain, G）計算公式如下：
Step 2：整合偏置電壓（Level Shift）
由於 MCU 無法處理負電壓 ，我們在同相輸入端（+）引入了 1.65V 的偏置參考。這會讓原本交流訊號，整體向上平移。
輸出電壓的完整推導公式為：
Step 3：代入實數值計算（以240V 為例）
將 240Vrms帶入公式，看看波形的極值：
- 計算峰值（Vpeak）：Vp = 240V× √2 ≈ 339.4V
- 計算縮放後的正負峰值：± 339.4V/300 = ± 1.131V
- 加上 1.65V 偏移後的最終範圍：
- 最高點(Max.)：1.65V + 1.131V = 2.781V
- 最低點(Min.)：1.65V - 1.131V = 0.519V
- 平均值(Avg.)：1.65V
Step 4：電路模擬驗證結果
- 最高點(Max.)：2.781V（計算值） / 2.7785V（模擬值）
- 最低點(Min.)：0.519V（計算值) / 0.5218V（模擬值）
- 平均值(Avg.)：1.65V（計算值) / 1.6503V（模擬值）
透過上述推導，可以得出此設計的兩個優點：
完美契合 ADC 範圍：
最終波形在 0.519 到 2.781V 之間，完全落在 0 ∼ 3.3 的安全區間內，既不會觸發低壓裁切，也不會燒毀 MCU。
抗雜訊能力：
使用三個 10MΩ電阻串聯，除了增加爬電距離符合安全規範，也與 100k Ω回授形成高阻抗輸入，有效抑制了共模雜訊。
🔍補充：為什麼V+不需要Rf和Rin的電阻分壓？
電子電路分析中，當我們看到V+端（非反相端）同時連接了高壓訊號 VL與參考電壓 1.65V 時，重疊定理（Superposition）確實正在發生作用。
在對稱式差動放大器（Balanced Differential Amplifier）的結構下，電路發生了「比例抵消」的結果。
第一步：對V+端應用重疊定理
將 V+ 端的電壓拆解為兩個來源的總和：
- 當 1.65V接地時（僅考慮 VL）：VL 經過 Rin（30MΩ） 與 Rf（100kΩ）的分壓。
當 VL 接地時（僅考慮 $1.65V$）：
1.65V 經過 Rf（100kΩ）與 Rin（30MΩ）的分壓。
注意： 這裡分壓電路的上臂是 Rf，下臂是 Rin。
因此，V+的真實電壓是：
第二步：運算放大器的放大過程
現在我們將這個 V+ 帶入非反相放大器的增益公式。
這裡發生了關鍵的抵消：分壓電路的衰減項 [ Rin / ( Rin + Rf) ]與運放的增益項 [ ( Rin + Rf ) / Rin] 互為倒數。
這就是為什麼在最終輸出公式中，這部分的貢獻直接寫成 $1.65V$，而不是複雜的分壓形式。
